

Elektrotehnički fakultet u Beogradu
Katedra za računarsku tehniku i informatiku

Predmet: Multiprocesorski sistemi (13S114MUPS)

Nastavnik: dr Milo Tomašević, red. prof.

Asistent: doc. dr Marko Mišić

Ispitni rok: Treći kolokvijum (januar 2021.)

Datum: 26.01.2021.

Kandidat:* _____

Broj Indeksa:* _____

*Kolokvijum traje 105 minuta, prvih sat vremena nije dozvoljeno napuštanje kolokvijuma.
Upotreba literature nije dozvoljena.*

Zadatak 1	_____ /15	Zadatak 5	_____ /15
Zadatak 2	_____ /15	Zadatak 6	_____ /10
Zadatak 3	_____ /15	Zadatak 7	_____ /15
Zadatak 4	_____ /15		

Ukupno na kolokvijumu: _____ /100

Napomena: Ukoliko u zadatku nešto nije dovoljno precizno definisano, student treba da uvede razumno pretpostavku, da je uokviri (da bi se lakše prepoznala prilikom ocenjivanja) i da nastavi da izgrađuje preostali deo svog odgovora na temeljima uvedene pretpostavke. Kod pitanja koja imaju ponuđene odgovore treba **samo zaokružiti** jedan odgovor. Na ostala pitanja odgovarati **čitko, kratko i precizno**.

* popunjava student.

1. [15] Precizno objasniti proces zamene bloka u keš memoriji kada se primenjuju *directory* protokoli. Posebno diskutovati dve varijante pri zameni ažurne kopije i komparativno razmotriti konsekvene kod a) protokola sa nizom bita prisutnosti i protokola sa ograničenim brojem pokazivača i b) deljenja sa preovlađujućim upisom i deljenja sa preovlađujućim upisom.
2. [15] Objasniti strukturu kataloga i funkcionalnost Dir_iCV_r protokola sa grubim vektorom. Ako je broj procesora $p=256$, koliko je maksimalna vrednost parametra i da bi veličina kataloga bila manja nego kod *full-map* protokola? Ako je $i=4$, koliko najviše nepotrebnih invalidacija u grupi može biti poslato pri jednom upisu?

3. [15] Objasniti šta podrazumeva održavanje inkluzije u višenivoskim keš hijerarhijama. Diskutovati probleme i prednosti.
4. [15] Kojoj grupi interkonekcione mreža pripada mreža tipa *Omega*. Nacrtati i objasniti strukturu ove mreže za 8 čvorova. Nacrtati rutu koja povezuje ulaz 2 sa izlazom 7. Da li je mreža blokirajuća (ilustrovati primerom!)?

5. [15] Zadato CUDA jezgro dodaje vrednost elementa M[0] na svaki element niza M. Kakve su performanse zadatog jezgra u smislu broja operacija u odnosu na broj pristupa globalnoj memoriji? Da li i na koji način se ovo može poboljšati od strane programera ili izvršnog okruženja? Kako ovaj odnos generalno utiče na performanse jednog CUDA jezgra? Diskutovati.

```
__global__ void addNumToEachElement(float* M) {
    int index = blockIdx.x * blockDim.x + threadIdx.x;
    M[index] = M[index] + M[0];
}
```

6. [10] Nacrtati i objasniti tipičnu arhitekturu jedne multiprocesorske jedinice u okviru grafičkog procesora (*streaming multiprocessor*). Na koji način se blokovi niti izvršavaju na jednoj multiprocesorskoj jedinici i kako se čuvaju informacije o nitima?

7. [15] Koristeći CUDA tehnologiju paralelizovati funkciju koja računa vrednosti korelacije u okviru zadatog uzorka signala. Koristiti 1D organizaciju jezgra. Obratiti pažnju na efikasnost paralelizacije i koristiti deljenu memoriju.

```
double *corr ( int n, double x[], int m ){
    int i, j; double *r, xbar;
    r = ( double * ) malloc ( ( m + 1 ) * sizeof ( double ) );
    for ( i = 0; i <= m; i++ ) r[i] = 0.0;
    xbar = 0.0;
    for ( j = 0; j < n; j++ ) xbar = xbar + x[j];
    xbar = xbar / ( double ) ( n );
    for ( i = 0; i <= m; i++ ) {
        for ( j = 0; j < n - i; j++ )
            r[i] = r[i] + ( x[i+j] - xbar ) * ( x[j] - xbar );
    }
    for ( i = 0; i <= m; i++ ) r[i] = r[i] / ( double ) ( n );
    return r;
}
```

