
Elektrotehnički fakultet u Beogradu
Katedra za računarsku tehniku i informatiku

Predmet: Multiprocesorski sistemi (SI4MPS, IR4MPS, MS1MPS)

Nastavnik: dr Milo Tomašević, vanr. prof.

Asistent: dipl. ing. Marko Mišić

Ispitni rok: septembar 2013.

Datum: 22.08.2013.

Kandidat:* _____

Broj Indeksa:* _____

*Ispit traje 180 minuta, prvih sat vremena nije dozvoljeno napuštanje ispita.
Upotreba literature nije dozvoljena.*

<i>Zadatak 1</i>	_____ /5	<i>Zadatak 6</i>	_____ /5
<i>Zadatak 2</i>	_____ /10	<i>Zadatak 7</i>	_____ /10
<i>Zadatak 3</i>	_____ /10	<i>Zadatak 8</i>	_____ /10
<i>Zadatak 4</i>	_____ /15	<i>Zadatak 9</i>	_____ /15
<i>Zadatak 5</i>	_____ /10	<i>Zadatak 10</i>	_____ /10

Ukupno na ispitu: _____ /100

Napomena: Ukoliko u zadatku nešto nije dovoljno precizno definisano, student treba da uvede razumnu pretpostavku, da je uokviri (da bi se lakše prepoznala prilikom ocenjivanja) i da nastavi da izgrađuje preostali deo svog odgovora na temeljima uvedene pretpostavke. Kod pitanja koja imaju ponuđene odgovore treba **samo zaokružiti** jedan odgovor. Na ostala pitanja odgovarati **čitko, kratko i precizno**.

* popunjava student.

1. [5] Objasniti uticaj trendova tehnologije na razvoj paralelnog procesiranja.

2. [10] Objasniti karakteristike programskog modela *Data parallel*. Nacrtati i objasniti arhitekturu koja podržava ovaj model.

3. [10] Objasniti šta je pravo deljenje, a šta lažno deljenje. Objasniti kako se lažno deljenje može smanjiti.

4. [15] Za protokol MSI objasniti stanja, transakcije na magistrali i akcije protokola. Nacrtati i objasniti dijagram stanja i prelaza.

5. [10] Objasniti organizaciju kataloga kod *Dir_i SW* protokola i opisati njegove akcije. Diskutovati njegove performanse.

6. [5] Definisati svojstvo inkluzije kod keš memorija i objasniti zašto je poželjna. Koji se problemi javljaju kod održavanja inkuzije i koji su potrebni uslovi za njeno održavanje?

7. [10] Koje su prednosti brave za čitanje i upis u odnosu na klasične brave kod POSIX niti? Navesti jedan primer kada bi upotreba tih brava doprinela poboljšanju performansi.
8. [10] Čemu služi grupe, a čemu komunikatori u MPI svetu? Na primeru MPI sveta kojima ima 7 procesa, prikazati deo koda potreban za kreiranje dva nova komunikatora. Prvi komunikator treba da obuhvati procese sa rangom 0, 1, 5 i 6, a drugi komunikator treba da obuhvati procese sa rangom 0, 2, 3 i 4.

9. [15] Koristeći CUDA tehnologiju, potrebno je napisati CUDA jezgro koje vrši određenu obradu nad matricom realnih brojeva. Jezgro treba da formira novu matricu, tako što svakom elementu na poziciji (i, j) dodeli vrednost aritmetičke sredine njegovih suseda u polaznoj matrici (maksimalno 8 suseda). Matrice su u memoriji predstavljene kao nizovi linearizovani po vrstama. Smatrati da su matrice već alocirane, a memorijski transferi već obavljani. Prilikom rešavanja zadatka koristiti deljenu memoriju za smeštanje međurezultata i voditi računa da se ostvari maksimalan paralelizam.

```
int ar_susedi (float *mat_in, float *mat_out, int m, int n);
```

10. [10] Dat je multiprocesorski sistem sa 4 identična procesora, koji koristi *Firefly* protokol za održavanje koherencije keš memorije. Svaka keš memorija ima po 2 ulaza, koji su veličine jedne reči. Preslikavanje je direktno. Početne vrednosti podataka su 0. Svaki upis uvećava vrednost izmenjenog podatka za 1. Na početku su sve keš memorije prazne. Data je sledeća sekvenca pristupa memoriji:

1. P0,R,A0	3. P2,W,A1	5. P1,W,A0	7. P0,W,A1
2. P1,W,A0	4. P0,R,A1	6. P1,R,A2	8. P2,W,A0

Napisati stanja koherencije u svim procesorima i stanje memorije posle svake promene i skicirati opisani sistem u trenutku 8. [8 poena]

Da li procesori pristupaju memoriji i kada? Za svaki pristup navesti razlog. [2 poena]

Trenutak 1											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 2											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 3											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 4											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 5

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 6

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 7

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 8

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:
